電子

電子

原子層沉積 (ALD) 已存在數十年,但致力於整合原子層沉積 (ALD) 的高介電常數材料作為邏輯元件的閘極介電以及 DRAM 的電容,才真正讓研究團體掌握技術且擴展 ALD 的使用範圍。

高介電常數介電質

Veeco/CNT 原子層沉積 (ALD) 系統用來研究各種高介電常數介電質材料,包含 Al2O3、HfO2、Ta2O5、TiO2 和 ZrO2。原子層沉積 (ALD) 技術的彈性能夠透過薄膜的結合(即為 AlTiO、HfSiO 等等)或透過融合氮氣於 AlON、HfON 和 ZrON 此類薄膜來調整薄膜屬性。原子層沉積 (ALD) 高介電常數介電質薄膜屬性包含高電容、低漏電以及高崩潰電壓,因此非常適合用於電子應用。

氮化 HfO2 的 HRTEM 沉積在 Fiji® 上。L-T Huang, et al. “Improvement in electrical characteristics of HfO2 gate dielectrics treated by remote NH3 plasma,” Applied Surface Science Volume 266, 1 February 2013, Pages 89-93.

Fiji® 在氮化 Al2O3 緩衝層上沉積出 ZrO2 的 HRTEM。J-J Huang, et al. “Improvement in Electrical Characteristics of Crystalline ZrO2 /Nitrided Al2O3 Gate Stacks Grown by Remote Plasma Atomic Layer Deposition,” ECS J. Solid State Sci. Technol. 2013 volume 2, issue 12, P524-P528

Fiji® 沉積出 ZrO2/Al2O3 堆疊的 HRTEM。A. O’Mahoney, et al. “Structural and Electrical Analysis of Thin Interface Control Layers of MgO or Al2O3 Deposited by Atomic Layer Deposition and Incorporated at the high-k/III-V Interface of MO2/InxGa1-xAs (M = Hf|Zr, x = 0|0.53) Gate Stacks,” ECS Transactions, 33 (2) 69-82 (2010).

Fiji® 沉積出 Si:HfO2 薄膜的 HRTEM。P.D. Lomenzo, et al. “TaN interface properties and electric field cycling effects on ferroelectric Si-doped HfO2 thin films,” Journal of Applied Physics 117, 134105 (2015).

隨著邏輯元件和記憶體晶片的大型製造商將高介電常數原子層沉積 (ALD) 薄膜整合至產品之中,原子層沉積 (ALD) 技術在產製過程也逐漸獲得青睞,而在其他裝置領域中,則是不斷尋找能讓原子層沉積 (ALD) 薄膜來提供效能提升與成本節約方面達成破壞性創新所帶來的益處,使得這項科技的應用層面日漸廣泛。

電極

裝置電極專用的材料必須擁有適當的屬性。低電阻是主要考量,但其他的薄膜特性也非常重要,包含適當的功函數和與其他裝置材料的化學相容性。原子層沉積 (ALD) 可以生產各種純金屬 (Pt、Ru、Ni) 和金屬氮化物 (TiN) 以及傳導氧化物 (RuO2),這些皆特別針對電子應用的電極材料進行過研究。

Fiji® 沉積出 TiN-Al2O3-TiN 溝槽電容器的橫截面 SEM 影像。M. Burke, et al. “High aspect ratio iridescent three-dimensional metal–insulator–metal capacitors using atomic layer deposition,” J. Vac. Sci. Technol. A 33(1), Jan/Feb 2015.

a) 和 b) Fiji® 沉積出披覆 RuO2 的碳奈米管之 SEM 影像以及 c) 披覆 RuO2 的單碳奈米管之 TEM。R. Warren, et al. “ALD Ruthenium oxide-carbon nanotube electrodes for supercapacitor applications,” 2014 IEEE 27th International Conference on Micro Electro Mechanical Systems (MEMS).

阻礙

現代的積體電路運用奈米尺度、多層配線方式來互連半導體基材上的分離式元件,以生產有用的電路、提供電源分布以及作為晶片間通訊的輸入/輸出路徑。此類互連通常是沉積於圖案化低介電常數介電質層 (ILD) 材料的細銅線,能夠支援和定義連結路徑。銅是高度流動性的材料,如果直接沉積於 ILD 上,將會擴散至介電質,讓裝置效能逐漸降低。

阻礙薄膜在銅沉積前皆會沉積於 ILD 上。當阻礙薄膜越薄且傳導性越強,其對於串聯電阻的整體影響會越小。原子層沉積 (ALD) 特別適合用於阻礙應用層面,能夠沉積極薄、勻稱、無針孔且高傳導性的薄膜,且擁有極低銅擴散的特性。多種原子層沉積 (ALD) 氮化製程皆以 Veeco/Cambridge NanoTech 系統進行開發。

Fiji® 沉積出 TiN 的 TEM 影像。L. Assaud, et al. “Highly-Conformal TiN Thin Films Grown by Thermal and Plasma-Enhanced Atomic Layer Deposition,” ECS Journal of Solid State Science and Technology, 3 (7) P253-P258 (2014).